微電子器件的可靠性研究論文
目前，飛速發(fā)展的微電子技術(shù)和不斷縮小的器件尺寸，都使得由于器件可靠性而造成的影響越來越嚴重.以靜電放電(ElectroStaticDischarge，ESD)為例，在靜電放電失效的基本機理研究方面，中美兩國研究人員對過電壓場致失效和過電流熱致失效的定義、原理以及在何種器件中哪種失效更容易發(fā)生等方面都研究得非常透徹.但是，具體到某一類型的微電子器件的ESD失效模式和基本機理，美國研究得更加充分且全面，并建立了ESD[主要是人體模型(HBM)和帶電器件模型(CDM)]的失效電路模型.另外，除了傳統(tǒng)的互補金屬氧化物半導體(CMOS)器件，美國還系統(tǒng)地研究了磁性讀寫頭、各種微電子芯片等器件
目前，我國在微電子器件可靠性的研究方面加大了資金和技術(shù)投人，縮小了與美國的差距.但是對典型微電子系統(tǒng)的ESD失效分析和對先進的失效分析技術(shù)手段、方法的研究和運用等方面仍然是我國IW工作者今后需要努力的方向.
1影響微電子器件可靠性的主要因素
影響微電子器件[如互補金屬氧化物半導體(CMOS)、金屬氧化物半導體場效應管(MOSFET)、垂直雙擴散金屬-氧化物半導體場效應晶體管(VDMOS)等]長期工作可靠性最主要的失效機理包括:熱載流子效應、柵氧化層及柵氧擊穿(即電介質(zhì)經(jīng)時擊穿，TDDB)、金屬化及電遷移、靜電放電(ESD).下面對這四種失效機理及可靠性模型等方面進行詳細介紹.
1.1熱載流子效應
熱載流子效應是電路中重要的失效模式之一.在超大規(guī)模集成電路中，隨著柵氧化層厚度、結(jié)深和溝道長度的減小，導致漏端電場增強，從而加劇了由熱載流子引起的可靠性問題.熱載流子注人氧化層會引起器件的閾值電壓漂移、跨導下降，甚至導致器件特性退化.隨著時間的推移，器件性能的退化將會導致整個電路失效.
1.1.1熱載流子效應對器件的影響
首先是熱載流子對器件壽命的影響.由于熱載流子的注人，器件氧化層中電荷的分布被改變，從而導致器件性能的退化.熱載流子還可加速器件老化.對晶體管進行最惡劣情況下的加速老化試驗，可推算出常規(guī)條件下器件的壽命，由此可衡量熱載流子特性的優(yōu)劣.
其次，熱載流子效應的存在嚴重影響了場效應管MOS集成電路集成度及電路和器件的可靠性.圖1為柵氧化層厚度為40nm、30V電壓條件下，MOS電容柵電流/g隨時間f的變化關(guān)系.從圖中可知，在恒定電壓下，柵電流隨著時間的增加而減小.
1.1.2熱載流子效應引起的失效現(xiàn)象
(1)雪崩倍增效應
在小尺寸MOSFET中,隨著源一漏電壓的升高以及溝道長度的縮短，夾斷區(qū)的電場也增強.這時，通過夾斷區(qū)的載流子將從強電場獲得很大的漂移速度和動能，就很容易成為熱載流子，同時這些熱載流子與價電子碰撞時還可產(chǎn)生雪崩倍增效應.
(2)閾值電壓漂移
若夾斷區(qū)的一些熱載流子與聲子發(fā)生碰撞，得到了指向柵氧化層的動量，那么這些熱載流子就有可能注人柵氧化層中;進人柵氧化層中的一部分熱載流子還有可能被陷于氧化層中的缺陷處，變成固定的柵氧化層電荷，從而引起閾值電壓漂移和整個電路性能的變化.
(3)MOSFET性能的退化
溝道內(nèi)的一小部分有足夠高能量的熱載流子可以越過Si-Si02界面的勢壘(電子勢壘高度￡b約為3.2eV，空穴的￡b約為4.9eV),并且注人柵Si02層中形成柵極電流/g.此柵極電流盡管很小，但熱電子注人柵Si02層中將會引起界面陷阱積蓄電荷，并且，電荷的積累經(jīng)過一段時間之后會使器件性能退化，導致閾值電壓漂移、跨導降低和亞閾值斜率增大，甚至柵氧化層擊穿.
(4)寄生晶體管效應
當有較大的襯底電流/sub流過襯底(襯底電阻為Ksub)時將產(chǎn)生電壓降(/sub?/?_)，使得源一襯底的N+_P結(jié)正偏,從而形成一個“源一襯底一漏”的寄生N+-P-N+晶體管.該寄生晶體管與原來的MOSFET并聯(lián)構(gòu)成了一個復合結(jié)構(gòu)的器件.這種復合結(jié)構(gòu)導致了短溝道MOSFET發(fā)生源一漏擊穿，還會導致CMOS電路中的閂鎖效應，使伏安特性曲線出現(xiàn)回滯現(xiàn)象.
1.2金屬化及電遷移
電遷移是指在很大電流的作用下，金屬原子發(fā)生擴散遷移的一種物理現(xiàn)象.電遷移中原子擴散方向與電子流動方向相同.電遷移將使得原子源源不斷地由陰極向陽極擴散，并逐漸導致在陰極形成空洞，在陽極則發(fā)生原子的堆積.這種過程將隨導電截面積的減小而加速進行，最終導致器件的失效.
電遷移現(xiàn)象是在直流電流作用下金屬中的離子產(chǎn)生位移所致.首先表現(xiàn)為電阻值的線性增加，到一定程度后就會引起金屬膜局部虧損而出現(xiàn)空洞，或引起金屬膜局部堆積而出現(xiàn)小丘或晶須，造成金屬互連線短路失效，嚴重影響集成電路的壽命.在器件向亞微米、深亞微米發(fā)展中，金屬互連線的寬度不斷減小，電流密度不斷增加，更易于因電遷移而失效.
1.3靜電放電(ESD)
在傳統(tǒng)的微電子器件中靜電放電的能量由于影響較小，人們很難察覺.但是在高密度微電子器件中則可能因為靜電電場和靜電放電電流引起失效，或造成“軟擊穿”現(xiàn)象，導致設備鎖死、復位、數(shù)據(jù)丟失和不可靠.這都對設備的正常工作產(chǎn)生較大影響，使設備的可靠性降低，甚至造成設備的損壞.據(jù)統(tǒng)計，在集成電路工業(yè)中由ESD引起的損失高達25%，因此，由ESD導致的損失是一個很嚴重的問題.
1.3.1ESD模型的分類
根據(jù)靜電產(chǎn)生的原因和對電路放電方式不同，在集成電路中常用的ESD模型有四種:人體模型(Human-BodyModel,HBM);機器模型(MachineModel，MM);器件充電模型(Charged-DeviceModel,CDM);電場感應模型(Field-InducedModel,FIM).圖2為2kVHBM、200VMM與1kVCDM的放電電流/比較.其中，雖然HBM的電壓比MM的電壓高，但是200VMM的放電電流卻比2kVHBM的放電電流大得多，因此機器放電模型對集成電路1C的破壞力更大.在不到1ns的時間內(nèi)，1kVCDM的放電電流最高可達到15A.所以CDM的靜電吏易造成集成電路的損傷.
1.3.2ESD失效種類
(1)直接損傷
直接損傷是由電流產(chǎn)生的功耗引起的.它會熔化器件的一部分并造成故障.當電子器件暴露于ESD應力，該設備可能無法正常工作.ESD應力所造成的高電流使器件溫度升高，可能會造成金屬熔化，PN結(jié)或氧化層擊穿.1C內(nèi)部晶體管會因為ESD電流產(chǎn)生的散熱造成永久性物理傷害.這些損傷產(chǎn)生的原理如圖3所示.焦耳熱產(chǎn)生的溫度上升可導致熔化的金屬膜晶體管的PN結(jié)尖峰長絲，PN結(jié)擊穿.金屬膜的熔化會導致開路.而PN結(jié)的擊穿可以通過退化的電流-電壓特性曲線觀察到，這時的曲線上會有一個異常的結(jié)漏電流.在最嚴重的情況下，ESD引起的功耗可以同時產(chǎn)生結(jié)細絲、結(jié)尖刺和金屬熔化.另一方面，ESD引起的電壓也可以在絕緣層上產(chǎn)生電場，絕緣層的擊穿電場強度越大，越會發(fā)生絕緣層的擊穿.2)潛在損傷強電場也會引起電荷注人.Si-Si02界面處的強電場會加速表面處的載流子運動.當載流子獲得足夠的能量時就能越過Si-Si02界面勢壘，并注人氧化層[如圖4(a)].此時，失效分析手段無法在氧化層中發(fā)現(xiàn)物理損傷，但氧化層的電荷狀態(tài)變化可能會導致器件晶體管的電流-電壓特性改變.電荷注人會使電路退化，但與破壞性失效不同的是，它并不會使器件完全失效，所以稱為ESD引起的潛在損傷，圖4(b)是它的極限形式氧化層擊穿)?潛在的損害難以確定，因為即使產(chǎn)生了一定退化，設備仍然可以工作?然而，如果一個芯片中含有潛在損傷的晶體管，那么整個芯片就有可能出現(xiàn)過早失效或芯片既障?一些《+特性測試(如漏電流測量等)可以確定破壞性的損傷，但是潛在損傷卻很難檢測出來.1.4柵氧化層及柵氧擊穿
隨著MOS集成電路微細化的發(fā)展，柵氧化層向薄膜方向發(fā)展.而電源電壓卻不宜降低，在較高的電場強度下，使柵氧化層的性能成為一個突出的問題.柵氧化層抗電性能不好將引起MOS器件電參數(shù)不穩(wěn)定，如閾電壓漂移、跨導下降、漏電流增加等，甚至引起柵氧化層的擊穿.柵氧化層擊穿作為MOS電路的主要失效模式已成為目前國際上關(guān)注的熱點.柵氧化層擊穿主要分為四種：本征擊穿(瞬時擊穿);非本征擊穿;經(jīng)時擊穿TDDB;軟擊穿.
有關(guān)氧化層TDDB問題的研究很多，其中最受重視的是氧化層的TDDB壽命.在20世紀7()年代后期，根據(jù)實驗數(shù)據(jù)，有研究人員提出了關(guān)于柵氧化層TDDB壽命拓展的經(jīng)驗式，即嚇為中期壽命;AW為柵氧化層TDDB激活焓;T為溫度;/cB為玻爾茲曼常數(shù);7為電場加速因子為氧化層電場強度?
針對上述經(jīng)驗式，提出了兩種經(jīng)典模型：
(1)E模型：由熱化學擊穿模型得到.該模型認為氧化層的退化與擊穿是電場作用的結(jié)果，由缺陷的產(chǎn)生和積累決定。
(2)1/E模型：由空穴擊穿模型得到?該模型在電子隧穿注人的基礎(chǔ)上，認為氧化層擊穿是由空間電荷積累造成的，并認為擊穿所需的總俘獲為E模型、1/E模型與TDDB實驗數(shù)據(jù)的對比.由圖中可以看出，在低場強中，E模型與實驗數(shù)據(jù)的吻合較好，而采用VE模型估計的中期壽命7T7值偏大;在高場強中，1/E模型與實驗數(shù)據(jù)的吻合較好，而E模型估計的TF值偏小.從實際應用看，在工業(yè)中，由于E模型比1/E模型計算的壽命要短，所以工業(yè)上一般采取E模型.2提高微電子器件可靠性的主要措施
2.1抑制熱載流子效應的措施
在設計超大規(guī)模集成電路時，可采用減小溝通道長度、減薄氧化層厚度以及相應增加摻雜濃度等方法達到高速度和高集成度的設計要求.但是，這些綜合結(jié)果卻易導致熱載流子的產(chǎn)生.針對上述情況，可通過以下方法抑制熱載流子效應：
(1)減小漏結(jié)附近的電場，可使熱載流子發(fā)射的可能性降低.
(2)改善柵氧化層的質(zhì)量，采用完美的干法氧化工藝，降低熱載流子陷阱密度和俘獲截面，能夠減小由于熱載流子注人柵氧化層而對器件性能的影響.
(3)可在電路和版畫設計上采取如采用鉗位器件或適當增大寬長比等措施.
(4)采用一些新結(jié)構(gòu)，如低摻雜漏(LightlyDopedDrain，LDD)結(jié)構(gòu)等，可提高擊穿電壓，減少碰撞電離.
【微電子器件的可靠性研究論文】相關(guān)文章：
微電子二元光學器件制作工藝研究論文06-28
串行通信接口可靠性的研究論文06-12
微電子封裝業(yè)和微電子封裝設備論文09-06
噴墨打印技術(shù)的研究及其在電子器件產(chǎn)品中的應論文09-05
微電子產(chǎn)業(yè)的變遷論文09-22
關(guān)于微電子的專利保護論文07-21
電子材料與器件課程教學論文10-07
介觀壓阻效應及器件研究07-18
射頻和微波微電子封裝論文08-01