用CPLD實現DSP與PLX9054之間的連接
摘要：介紹了利用CPLD實現DSP芯片TMS320C6711b和PCI橋芯片PLX9054之間高速數據傳輸的系統設計方法，并給出了相應的系統設計原理圖，同時對該系統的性能進行了分析。ＣＰＬＤ是一種復雜的用戶可編程邏輯器件。它以操作靈活，開發迅速，投資風險低，可多次編程擦寫和在系統可編程（Ｉｎ Ｓｙｓｔｅｍ ｐｒｏｇｒａｍｍａｂｉｌｉｔｙ）等特點而成為一種可優化硬件電路設計且具競爭力的產品。近年來，隨著微電子集成工藝的不斷發展，各種系列的ＣＰＬＤ可為簡單ＰＡＬ綜合設計到先進實時硬件現場升級等全部范圍內的任務設計提供全套的解決方法。本文將給出如何使用Ｘｉｌｉｎｘ公司的ＣＰＬＤ器件ＸＣ９５００ＬＶ實現ＰＬＸ９０５４的局部總線 （ｌｏｃａｌ ｂｕｓ）和ＤＳＰ的ＨＰＩ口之間的實時通信方法。采用這種設計可以以單字或ＤＭＡ方式完成主機與ＤＳＰ之間的高速數據傳輸，傳輸速率可達到１６Ｍｂ／ｓ。該方法可廣泛應用于實時圖形、圖像及動畫處理等場合。
圖1
１ 設計需求
１．１ ｌｏｃａｌ ｂｕｓ接口要求
ＰＬＸ９０５４是ＰＣＩ接口專用主從器件，包括通信、網絡、磁盤控制、多媒體等高性能接口功能。ＰＬＸ９０５４可以以多種方式實現從ｐｃｉ ｂｕｓ端到ｌｏｃａｌ ｂｕｓ端(局部總線)的數據轉移, 如直接傳輸，ＤＭＡ控制傳輸等。通過ｐｃｉ ｂｕｓ和ｌｏｃａｌ ｂｕｓ之間以六個可編程ＦＩＦＯ的不同連接可實現突發并發傳輸， 同時也可通過串行ＥＥＰＲＯＭ或ＰＣＩ主控設備對ＰＬＸ９０５４內部的配置寄存器進行設置，其簡化框圖如圖１所示。圖中，通過配置ＥＥＰＲＯＭ可設置ＰＬＸ９０５４作為ＰＣＩ總線的從設備?工作在Ｃ模式下（數據、地址總線非復用），該模式下的ｌｏｃａｌ ｂｕｓ數據寬度為１６ｂｉｔ，同時，通過使能外部設備就緒信號ＲＥＡＤＹ還可以禁止無限爆發操作（屏蔽ＢＴＥＲＭ ｂｉｔ）。
Ｌｏｃａｌ ｂｕｓ端的讀、寫時序基本相同，圖２所示是其單字讀寫操作時序。以寫周期為例，首先，ＰＬＸ９０５４通過置ＬＨＯＬＤ信號有效來申請ｌｏｃａｌ ｂｕｓ的主控權，在收到ｌｏｃａｌ ｂｕｓ仲裁的響應信號ＬＨＯＬＤＡ之后，ＰＬＸ９０５４將成為ｌｏｃａｌ ｂｕｓ的主控，隨后置ＡＤＳ信號為低，使得地址總線信號ＬＡ[３１：２]、字節使能信號ＬＢＥ[３：０]和讀寫選擇信號ＬＷ／ Ｒ 進入有效狀態，一個ＬＣＬＫ周期之后，９０５４停止驅動ＡＤＳ，這時，地址總線ＬＡ[３１：２]上的地址信號將保持有效直至數據線上的數據有效并保持一個ＬＣＬＫ周期。數據線ＬＤ[１５：０]上的數據信號由ＲＥＡＤＹ驅動， ＲＥＡＤＹ表示ｌｏｃａｌ ｂｕｓ設備已經準備好，可以發送或者接收數據。ＢＬＡＳＴ信號由ＰＬＸ９０５４提供，ＢＬＡＳＴ信號為低表示一次傳輸的最后一個字節，ＢＬＡＳＴ的上升沿可用于標志一次數據傳輸的完成。一個ＬＣＬＫ周期之后，ＰＬＸ９０５４拉低ＬＨＯＬＤ?以放棄對ｌｏｃａｌ ｂｕｓ的主控權，此后，ｌｏｃａｌ ｂｕｓ仲裁響應９０５４的ＬＨＯＬＤ信號，并拉低ＬＨＯＬＤＡ以收回ｌｏｃａｌ ｂｕｓ主控權，這時的ｌｏｃａｌ ｂｕｓ置于閑置狀態。這里，ＰＬＸ９０５４作為ｌｏｃａｌ ｂｕｓ主控權的唯一申請者，只要提出總線申請，ｌｏｃａｌ ｂｕｓ仲裁就會立即響應該申請。
１．２ ＨＰＩ口設計要求
ＨＰＩ口是一種數據寬度為１６ｂｉｔ的并行端口（Ｃ６４＊＊系列ＤＳＰ中，ＨＰＩ口的數據寬度達到３２ｂｉｔ）。通過ＨＰＩ口，主機可以直接對ＣＰＵ的存儲器空間進行操作。在Ｃ６２１＊／Ｃ６７１＊系列ＤＳＰ中，沒有留出專門的ＥＤＭＡ通道來執行ＨＰＩ口的訪問操作，而是直接將ＨＰＩ口連接到內部的地址產生硬件上，因而提高了對內部存儲空間的訪問速度。ＨＰＩ口內部加入了兩個八級深度的讀寫緩沖，可以執行地址自增的讀寫操作，提高讀寫操作的吞吐量。ＨＰＩ口為內部ＣＰＵ提供了標準３２ｂｉｔ的數據接口，同時為外部主機也提供了一個經濟的１６ｂｉｔ接口，所以對外部主機而言，每次讀寫必須執行成對的１６ｂｉｔ操作。
ＨＰＩ口內部有三個寄存器，分別是控制寄存器（ＨＰＩＣ），地址寄存器（ＨＰＩＡ）和數據寄存器（ＨＰＩＤ）。這三個寄存器可以直接被主機訪問，主機每執行一次對ＣＰＵ內部存儲空間的訪問都必須先對控制寄存器和地址寄存器寫入相應的值，然后才能對數據寄存器進行讀寫操作。ＨＰＩ口的外部接口是由數據總線ＨＤ?１５：０?以及一部分用于描述和控制ＨＰＩ接口的控制信號組成，這些控制信號的具體類型如下：
ＨＣＮＴＬ[１:０]：控制ＨＰＩ的操作類型;
ＨＨＷＩＬ：半字確認輸入，“０”，“１”分別表示一次字傳輸的第一個半字和第二個半字；
ＨＲ／Ｗ：讀／寫選擇；
ＨＲＤＹ：就緒狀態標志；
ＨＩＮＴ：中斷標志，ＤＳＰ向主機提出中斷；
ＨＡＳ：區別地址／數據復用總線的數據與地址；
ＨＤＳ１，ＨＤＳ２，ＨＣＳ：數據選通輸入，三者配合可用于產生一個ＨＰＩ內部選通信號ＨＳＴＲＯＢＥ：
ＨＳＴＲＯＢＥ ＝[ＮＯＴ（ＨＤＳ１ ＸＯＲ ＨＤＳ２）] ＯＲ ＨＣＳ；
對于一個寫ＨＰＩ口的操作，應首先使能ＨＣＳ，變化ＨＤＳ１或ＨＤＳ２，可使ＨＳＴＲＯＢＥ信號產生一個下降沿，ＨＰＩ口在這個下降沿采樣控制信號ＨＣＮＴＬ?１：０?、ＨＨＷＩＬ和ＨＲ／Ｗ，同時在使能ＨＣＳ的同時扇出ＨＲＤＹ，以使主機進入等待狀態，直到ＨＲＤＹ產生下降沿，表明ＨＰＩＤ已清空，可以接收新的數據。此時ＨＳＴＲＯＢＥ也將產生一個上升沿，并采樣ＨＤ?１５：０?上的數據并將其送入ＨＰＩＤ，以完成第一個半字的寫入。對于第二個半字的寫入，由于３２ｂｉｔ的ＨＰＩＤ已經清空，可以直接寫入數據，不會出現未準備好的情況，所以ＨＲＤＹ一直保持為低，與第一個字節的寫入相同，該操作也在ＨＳＴＲＯＢＥ的下降沿采樣控制信號，并在ＨＳＴＲＯＢＥ的上升沿采樣數據總線ＨＤ[１５：０]的數據并送入ＨＰＩＤ，以完成一個３２ｂｉｔ的寫入操作。
圖3
對于讀ＨＰＩ
【用CPLD實現DSP與PLX9054之間的連接】相關文章：
CPLD在DSP系統中的應用設計03-18
用CPLD實現單片機讀寫模塊03-20
FFT算法的研究與DSP實現03-07
CF卡與雙核DSP的實現03-18
多制式語音編碼及其DSP實現03-18
一種用CPLD實現視頻信號運動檢測的方法03-19
換體DMA高速數據采集電路的CPLD實現03-18