CPLD器件的在系統動態配置
摘要：介紹一種利用微控制器動態配置CPLD器件的方法。將配置文件存放在存儲器中，配置文件中的控制代碼驅動在微處理器中運行的配置引擎；將配置文件中的配置信息通過JTAG口移入CPLD，實現器件的動態配置；通過更換存儲器中配置文件，達到同一器件實現不同功能的目的。這種方法為嵌入式系統升通讀重構提供了一種新的思路，將來一定會得到廣泛應用。引言
隨著應用的不斷深入，嵌入式系統升級的問題擺在了人們面前。在這種背景下ISP技術應運而生。
在系統可編程ISP（In Ststem Programmability）技術是指能對器件、電路甚至整個系統進行現場升級和功能重構的技術。這種重構可以在實驗開發過程中、制造過程中，甚至是在交付用戶使用之后進行；而整個在系統可編程設計的最后一個步驟，也是最關鍵的步驟，也是最關鍵的步驟，就是器件的配置。配置過程加載設計規定的編程數據到器件中，以定義器件內部功能塊及其互連，從而實現器件功能的重構升級。
當然ISP配置方式是多種多樣的，其中計算機加下載線就是最常見的配置器件的方法；但是這個方法需要計算機配合，對嵌入式系統來說不太實用，因此需要一個更加方便靈活的配置方案。Lattice公司CPLD器件不僅具有ISP功能，同時融合引腳鎖定功能和JTAG技術，使得拋棄計算機而使用微控制器在系統配置、修改、升級CPLD器件成為可能。特別是引腳鎖定功能，實現了真正意義上的“動態”配置。采用引腳鎖定技術，將配置前引腳狀態鎖定，配置完成以后各個引腳仍能保持配置前狀態。本文介紹一個用微控制器在系統配置Lattice MACH4000系列CPLD器件的方案。
圖1
1 原理
ISP器件要實現配置，除了ISP器件的硬件系統中要提供正確的ISP接口以外，還需要有配置文件和配置工具。
（1）配置接口
Lattice公司為器件提供了ISP接口和JTAG接口。
ISP接口是Lattice公司自行開發設計的，具有如下引腳定義：
SDI——數據輸入和狀態機控制；
MODE——和SDI一起控制狀態機；
MODE——和SDI一起控制狀態機；
SCLK——時鐘輸入；
SDO——數據輸出，可選引腳；
IspEN——工作模式和配置模式選擇，同時還有一個ISP狀態機，包含3個狀態，由MODE和SDI控制狀態機所處技術，在Shift狀態通過SDI移入命令，在Execute狀態執行命令。
聯合測試行動小組JTAG（Joint Test Action Group）在20世紀80年代中期制定了邊界掃描技術，在1990年被修改后成為IEEE的一個標準——IEEE1149.1-1990。這個標準即為JTAG。邊界掃描技術最初發展鹽業，是為了測試電路各個IC器件之間的互邊是否正確。隨著ISP發展，許多生產廠商利用JTAG規定的四條引腳的測試存取口作為ISP的開發平臺，使得ISP也變得有標準可循，給用戶帶來了極大方便，于是JTAG在其權限內把ISP性能擴充到了IEEE1149.1中。發展到現在可以這樣說，IEEE1149.1標準為我們提供了一條簡單的串行接口，將那些具有JTAG接口的器件串接在一打掃描鏈中。通過這個接口既能實現ISP又能實現測試。
IEEE1149.1標準對邊界掃描結構的定義包括4個基本單元：4個引腳的測試存取口TAP（Test Access Port）、數據寄存器、指令寄存器和TAP控制器。TAP引腳定義如下：TCK為測試時鐘輸入，TDI為測試數據輸入，TDO為測試數據輸出，TMS為測試模式選擇。數據寄存器包含兩種BYPASS寄存器和BSR（Boundary Scan Register）寄存器，其中BSR由BSC（Boundary Scan Cell）串聯而成，正是通過BSC才把來自于TAP的數據移入ISP芯片內部邏輯。另外TAP控制器作為一個有限狀態機，共有16個狀態。它控制著測試存取口、指令寄存器和數據寄存器。TAP控制器如圖1所示。
通過TCK、TMS控制TAP控制器的狀態。當TAP控制器處于Shift-IR狀態時，TDI口進入的指令被移進指令寄存器；當TAP控制器入于Update-IR狀態時，指令寄存器的指令有效。根據這個原理，通過控制此狀態機，將配置信息移入器件內。另外，TAP測試存取口4個引腳有嚴格的時序要求，如圖2所示。
其中TMS、TDI在TCK上升沿有效，TDO在TCK下降沿有效。要想通過JTAG口實現ISP或者測試，都必須遵守這些時序要求。
通過對兩種接口的研究發現，它們均能實現ISP，然而JTAG口的測試功能以及與其它具有JTAG口器件之間的靈活的連接性顯得更有優勢，這也使得Lattice公司認識到了ISP接口的局限，因此在它后來開發生產的新器件中都采用了JTAG。在本方案中用到的LatticeMACH4000系列CPLD器件，運行頻率最高達400MHz，待機電流僅為20μA，宏單元數目最高達1024個，引腳到引腳延時2.5ns，在系統配置要用JTAG接口。
圖2
（2）配置文件
在進行配置前需要得到一個JED文件，也就是我們所說的熔絲圖文件。在這個文件里包含了相應器件的配置信息，即該器件內部互連邏輯。在開發環境ispLEVER3.0里按照自上而下的順序進行邏輯設計，經過行為仿真和時序仿真后，開發環境將生成這個熔絲圖文件。除了JED文件，另外還需要一個能說明菊花花鏈組成順序的.xcf文件。特別是當系統中有多個ISP器件且組成菊花鏈進行配置時，通過這個文件將分散在各個器件內部的JTAG鏈按照先后順序組成一條系統級的掃描鏈，下載工具通過這個文件里的信息決定當前TDI上的數據是哪個器件的數據。有了這2個文件以后就可以通過下載工具進行器件配置了。
（3）配置工具
Lattice公司在PC和Workstation平臺提供的下載工具叫IspVM。通過這個下載軟件加上下載線可以實現器件配置。另外，Lattice在業界首創的利用系統板上的微控制器或微處理器進行編程的嵌入式、多供應商、單鏈、在系統可編程工具IspVM EMBEDDED，作為一種軟件實現，一旦在微控制器或處理器安裝成功，系統將有能力直接通過電路板上的處理器對板上所有可編程邏輯器件進行編程或再編程，而無需使用下載電費或人
【CPLD器件的在系統動態配置】相關文章：
CPLD器件在時間統一系統中的應用03-18
FPGA器件的在線配置方法03-18
CPLD在DSP系統中的應用設計03-18
I2C器件接口IP核的CPLD設計03-20
零功耗超快速CPLD器件ispMACH4000Z及其應用03-20
動態時鐘配置下的SoC低功耗管理03-19
CPLD在發射機控制保護系統中的應用03-18
基于CPLD的系統中I2C總線的設計03-18