基于FPGA的集成運(yùn)放參數(shù)測試儀

基于FPGA的集成運(yùn)放參數(shù)測試儀

基于FPGA的數(shù)字式集成運(yùn)放參數(shù)測試儀摘要：本設(shè)計(jì)在國家標(biāo)準(zhǔn)規(guī)定的輔助運(yùn)放測試法的基礎(chǔ)上，分析了影響運(yùn)算放大器參數(shù)測試精度和穩(wěn)定性的諸多原因和因素，采取了在被測運(yùn)放的反饋網(wǎng)絡(luò)中引入二次超前補(bǔ)償?shù)柔槍π缘拇胧�，對運(yùn)算放大器自動參數(shù)測試提出了優(yōu)化的設(shè)計(jì)方法。
本文描述了通用型運(yùn)算放大器參數(shù)自動測試系統(tǒng)的設(shè)計(jì)。作品能夠測試輸入失調(diào)電壓VIO，輸入失調(diào)電流IIO，開環(huán)增益AVD，交流共模抑制比KCMR和基極偏置電流IIb等參數(shù)。通過菜單選擇，可進(jìn)行單參數(shù)測量或多參數(shù)自動測量，其結(jié)果顯示于液晶屏上并可通過微型打印機(jī)打印。作品還具有將被測運(yùn)放閉環(huán)幅頻特性曲線顯示于模擬示波器上的功能。
運(yùn)放參數(shù)主測試電路[1]采用輔助放大器測試法設(shè)計(jì)，通過相位補(bǔ)償網(wǎng)絡(luò)消除電路自激現(xiàn)象。不同參數(shù)測試電路及量程的自動切換通過開關(guān)矩陣實(shí)現(xiàn)。系統(tǒng)高速掃頻信號源通過DDS電路產(chǎn)生，而5Hz交流測試信號源利用D/A實(shí)現(xiàn)。由于采取了較好的隔離和抗干擾措施，使系統(tǒng)穩(wěn)定性及測試精度得到大大提高。 采取FPGA芯片使系統(tǒng)控制更加穩(wěn)定，具備較好的擴(kuò)展能力。通過自制測試電路（參照國標(biāo)GB342-82）對本測試儀定標(biāo)，使作品的各項(xiàng)參數(shù)測試能夠有較好的精度。
關(guān)鍵詞：集成運(yùn)放； 參數(shù)測試；自動測試系統(tǒng)； FPGA. BASED ON FPGA DIGITAL INTEGRATED FUNNCTIONAL PARAMETER TESTERAbstract: Based on the assistant test methods of OA mentioned in the national standard, a lot of factors are considered, which influence the precision

【基于FPGA的集成運(yùn)放參數(shù)測試儀】相關(guān)文章：

基于FPGA的智能誤碼測試儀03-21

基于EDA技術(shù)的FPGA設(shè)計(jì)03-18

基于FPGA的快速傅立葉變換03-19

基于FPGA的HDLC通信模塊的實(shí)現(xiàn)05-14

基于Web服務(wù)的集成研究03-08

基于知識集成提升企業(yè)集成創(chuàng)新能力初探03-21

基于FPGA的TS over lP的設(shè)計(jì)與實(shí)現(xiàn)03-21

基于FPGA的前端圖像采集卡的設(shè)計(jì)11-22

基于微處理器的FPGA配置方案03-07